晶硅PID接地

PID测试时组件要接地，但组件不是简单地把边框和接地线连接就是接地了。
如图所示，各大测试研究机构公认的测试连接线路图，组件边框并没有直接接地，而是通过线路中两个电阻后接的地，这样做的原理是因为：为了监控组件在PID测试时的漏电流，组件和电源之间的电流表必须是串联的，线路之间不能有分路，否则就不能准确反映漏电流值。如果此时组件边框直接接地，相当于在电流表和组件之间多了一个对地的回路。

按照标准连接原理图，电流表已经设计为PID测试仪的一部分，所以组件是通过PID测试仪来接地的。

一不小心得了两个晶元奖励，多谢鼓励呢。

也许是吧，但组件边框如果不接地，那应该不符合安全要求吧。